74HC107: Dubbelt J-K-flipflop (J-K Flip-Flop)
74HC107 är en grundkomponent inom digitalteknik som innehåller två oberoende J-K-flipfloppar. Den tillhör 74HC-serien, vilken använder CMOS-teknik och erbjuder snabb prestanda och låg strömförbrukning. J-K-flipfloppen är ett mångsidigt minneselement som kan lagra en bit information och ändra sitt tillstånd i takt med klocksignalen.
Huvudegenskaper
Funktioner: Två självständiga flipfloppar i samma 14-stifts SO-14-kapsel.
Styrning: J- och K-ingångarna bestämmer nästa tillstånd när en klockpuls anländer.
Asynkron Clear: Varje flipflop har en separat Clear-ingång som omedelbart kan nollställa utgången oberoende av klockan eller andra ingångar.
Matningsspänning: 2 V – 6 V.
Funktionslogik
Komponenten reagerar på klocksignalen vid fallande flank (ändring från hög till låg).
När J=0 och K=0: Tillståndet ändras inte (håll).
När J=0 och K=1: Utgången nollställs (Reset).
När J=1 och K=0: Utgången sätts till ett (Set).
När J=1 och K=1: Utgången växlar sitt tillstånd (Toggle).
Viktiga designnoteringar
Klockflank: Kretsen uppdaterar sitt tillstånd endast på den fallande flanken av klocksignalen.
Clear-ingång: Detta är utmärkt för att initiera systemet vid strömuppkoppling.
Koppling av ingångar: Lämna inte digitala ingångar öppna (flytande). Oanvända ingångar bör kopplas till ett stabilt tillstånd (jord eller VCC) för att förhindra störningar.
Typiska användningsområden
Räknare: Binära räknare och mer komplexa tidsräkningskretsar.
Register: Tillfällig lagring av data.
Tillståndsmaskiner: Implementation av sekvensstyrningar i digitala system.
Frekvensdelare: J-K-flipfloppen halverar den matade klockfrekvensen i "Toggle"-läge.
Kom ihåg att lägga till en 100 nF kondensator mellan matningsspänningen (VCC) och jord (GND) så nära kretsens ben som möjligt. Detta filtrerar spänningsspikar och säkerställer stabil drift av den digitala kretsen.
